Redneet
unregistriert
 |
|
| Positiv einflankengesteuertes D-FlipFlop |
     |
Aufgabe:
Realisieren Sie ein positiv einflankengesteuertes D-FlipFlop. Verwenden Sie hierführ ausschließlich NAND-Gatter, Negierer sowie (falls erforderlich) DELAY-Bausteine. Sie drüfen Eingänge von Gattern invertieren.
Ein einflankengesteuertes D-Flipflop speichert mit der aktiven Taktflanke den logischen Zustand des Eingangs D und gibt seinen Wert auf Q aus.
Nun meine Frage, wie gehe ich dort heran. Also wie finde ich heraus, wie viele NAND bzw. Negierer usw. ich benötige.
|
|
05.05.2015 17:08 |
|
|
