NOR-Komponente in CMOS-Technologie

Vela · Gast

Hallo zusammen,

bei der Vorbereitung einer meiner elektrotechnischen Vordiplomsprüfungen bin ich momentan mit pMOS-, nMOS-Technologie, also der sog. CMOS-Technologie konfrontiert.
Damit hab ich leider ein paar Probleme. grübelnd

Ich habe in meinem Skript außerdem ein Bildchen, wie man eine NOR-Komponente in CMOS-Technologie darstellt - wie dabei einerseits der nMOS-Teil und andererseits der pMOS-Teil aussieht. geschockt

Das verstehe ich leider nicht so recht. Wie steht das in Zusammenhang zu NOR?
Ich weiß ja, dass da irgendwie auch Reihenschaltung und Parallelschaltung eine Rolle spielen, aber wie?

Ich hoffe, ihr könnt mir da weiterhelfen! Danke schon mal!

TMSearcher · Anmeldungsdatum: 19.05.2005 Beiträge: 270 Wohnort: Bremen

http://www.informatikerboard.de/files/nor_723.gif

Is ganz einfach. Bekommt ein nMOS FET eine positive Spannung (U Gate/Source) wird er als Schalter geschlossen. Bekommt ein pMOS FET (U Gate/Source) eine Negative Spannung an’s Gate wird er als Schalter geschlossen. Den umgekehrten Fall spar ich mir mal, denn dann sind beide gesperrt.

Also fangen wir 0 (0V) an X und 0 (0V) an Y an. T1-> sperrt, T2 sperrt, T3 leitet T4 leitet weil, das Gate negativ gegenüber dem Drain ist -> Ohmsches Gesetz.
Iin der Anfangsphase sperren alle (R gegen Unendlich).
Dadurch teilt sich die Spanung auf. Wir haben also ein Widerstandsnetzwerk von T1,T2 parallel und mit T3 und T4 in Reihe. Also ist das Gate bei null Potential negativer als das Drain (bei T3, T4). -> T3/T4 schalter durch dadurch wird der Potentialunterschied noch größer.
Also bei 0X u. 0Y -> 1 am Ausgang.

Nächster Fall 0X u. 1Y -> T2 schaltet durch, T3 sperrt, der Rest ist uninteressant -> 0 am Ausgang.

Weiter 1X u. 0Y -> T1 schaltet durch, T3 sperrt -> 0 Ausgang

Und das Ende 1X u. 1Y -> T1/T2 leiten, T3/T4 sperren -> 0 am Ausgang.

Ok?

Aber ich will auch die Herkunft der Grafik nicht verschweigen:
http://www.dt.cs.inf.ethz.ch/slides/cmos-handout.pdf

Gruß
TMS

Vela · Gast

Herzlichen Dank für die ausführliche Erklärung, jetzt hab ich das verstanden!!

TMS · Gast

Hi,
manchmal hat man ein Brett vorm Kopf. Eine Erklärung mit Schaltern wäre wahrscheinlich noch einfacher gewesen, na ja Ok.

So long ..
TMS

Vela · Gast

Hallo, ich nochmal! Augenzwinkern

Bin gerade nochmal bei der Wiederholung für das anstehende Vordiplom.
Zunächst mal: Habe ich das in folgender Weise ganz einfach erklärt richtig verstanden (ich muss es ja evtl. in wenigen Worten erklären können):
Ich hab bei CMOS quasi einen nMOS-Teil und einen pMOS-Teil. Da der pMOS-Teil nur das Komplementäre zum nMOS-Teil ist, kann ich einen der beiden Teile bei der Analyse des CMOS-Konstrukts weglassen.
Bei positiver (bzw. negativer) Zuordnung kann man dann der Reihenschaltung ein OR (bzw. AND) und der Parallelschaltung ein AND (bzw. OR) zuordnen bei negierten Eingängen und dann die Funktion bestimmen.
Oder...?
(bitte um Bestätigung oder Korrektur)

Dann noch eine weitere Frage:
Bei der Bewertung von solchen CMOS-Teilen gibt es als Kriterien die Verlustleistung, Verzögerungszeit, den Störabstand und die Kosten.
Könnte mir dazu jemand bitte jeweils einen Satz dazu sagen? Ich hab diese Frage in einem Prüfungsprotokoll gefunden, kann aber gerade nicht so viel damit anfangen. Vielleicht stehe ich auch bloß auf der Leitung.
Danke schonmal! Eine kurze Antwort genügt, ich wäre dafür sehr dankbar!

TMSearcher · Anmeldungsdatum: 19.05.2005 Beiträge: 270 Wohnort: Bremen

Hi,
ich finde: perfekt ausgedrückt. Thumbs up!

Die Verlustleistung hängt glaub ich am meisten mit der rising und falling Time und dem Widerstand im absolut durchgeschaltetem Zustand zusammen. Ich guck nachher noch mal in meinen Unterlagen nach, da muss auch etwas den Störabstand und die Kalkulation drin stehen. Bis denn...

TMS

Gast

Herzlichen Dank schonmal! :-)

TMSearcher · Anmeldungsdatum: 19.05.2005 Beiträge: 270 Wohnort: Bremen

Hi,
also ein Blick in den Keller hat mir gezeigt, das wird nichts mit mal eben in den Unterlagen nach sehen -> ganz hinten, ganz unten, ganz viel davor.

Ich will dir jetzt nichts Falsches erzählen, aber vielleicht hilft der Link ja schon
http://ehs.informatik.uni-oldenburg.de/teaching/projectgroups/powerana/PGPowerana9697-4.php

Gruß und viel Erfolg
TMS
Wink

Vela · Gast

Vielen Dank - und v.a. auch für's Nachschauen!! Wink