Register-Transfer Entwurf und Pseudocode

Neue Frage »

Auf diesen Beitrag antworten »
katenum Register-Transfer Entwurf und Pseudocode

Hallo,

Ich komme bei folgender Aufgabe nicht weiter:

Aufgabe 3. RTL-Entwurf (10 Punkte)
Entwickeln Sie einen Datenpfad auf Register-Transfer-Ebene mit zwei 4-bit Registern R0 und R1, der die folgenden Mikroinstruktionen realisiert:
R ← A + B (vorzeichenlose Addition, Carry-Bit wird ignoriert: ADD)
Dabei ist R irgendeins der beiden Register R0, R1 und A und B jeweils eins der beiden Register R0 oder R1 oder die Zahlen 0 oder 1. Ferner soll der Datenpfad das Signal N zurückliefern, wobei N=1 bedeutet, dass das höchstwertige Bit des 4-bit ADD-Ergebnisses gesetzt ist.
1. Wie sieht der Datenpfad auf Register-Transfer-Ebene aus? Welche Steuersignale sind vorhanden?
Mein gebauter Datenpfad ist in Bild n3.png zu sehen.

2. Kann man mit dem Datenpfad die Anzahl der gesetzten Bits in Register R0 zählen und das Ergebnis in Register R1 ablegen? (Der Inhalt von R0 darf dabei zerstört werden.) Wie geht das? Schreiben Sie das Mikroprogramm in Pseudocode.

Meine Idee hierbei wäre R0 dreimal zu shiften also mit sich selbst zu addieren und N jedesmal auszulesen. Mein Code sieht dann so aus:

R0 + 0000 //R0 in den Addierer laden
if (N) R1 = R1 + 0001 //1 addieren wenn oberstes Bit 1
R0 + R0 //Linksshift
if (N) R1 = R1 + 0001
R0 + R0
if (N) R1 = R1 + 0001
R0 + R0
if (N) R1 = R1 + 0001

Bin mir unsicher ob mein Aufbau funktioniert und ob das Testen von N geht, weil es ja erst einen Takt später gelesen wird.
 
 
Neue Frage »
Antworten »


Verwandte Themen

Die Beliebtesten »
Die Größten »
Die Neuesten »